SMART TrafGc Control System Designed Using Verilog HDL
ASCONS IJASC Volume 1 Number 2 2019.06 pp.11-16
4,000원
※ 기관로그인 시 무료 이용이 가능합니다.
Low Power Reconfiguration of Approximate Arithmetic Units Using Verilog HDL
보안공학연구지원센터(IJHIT) International Journal of Hybrid Information Technology Vol.9 No.9 2016.09 pp.165-176
※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.
※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.
국제인공지능학회(구 한국인터넷방송통신학회) 한국인터넷방송통신학회 논문지 제21권 제1호 2021.02 pp.1-6
※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.
개선된 키 스케쥴링 기반 ARIA 암호 프로세서의 FPGA 구현
보안공학연구지원센터(JSE) 보안공학연구논문지 Vol.13 No.6 2016.12 pp.439-450
※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.
보안 CCTV 시스템을 위한 합성체 S-Box 기반 AES 암호 프로세서 설계
보안공학연구지원센터(JSE) 보안공학연구논문지 Vol.13 No.5 2016.10 pp.363-378
※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.
스마트 카드 적용을 위한 저전력 AES 암호 프로세서 설계
보안공학연구지원센터(JSE) 보안공학연구논문지 Vol.12 No.1 2015.02 pp.13-24
※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.
Pipeline 기법을 이용한 고속 AES 암호 프로세서 설계
보안공학연구지원센터(JSE) 보안공학연구논문지 Vol.11 No.2 2014.04 pp.145-154
※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.
Design of 163-bit Modular Divider Based on Extended GCD algorithm
보안공학연구지원센터(JSE) 보안공학연구논문지 Vol.10 No.2 2013.04 pp.233-242
※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.
AES 암호 알고리듬 기반 보안성이 강화된 RFID 인증 프로토콜 설계
국제인공지능학회(구 한국인터넷방송통신학회) 한국인터넷방송통신학회 논문지 제12권 제6호 2012.12 pp.83-89
※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.
AES 암호 알고리듬 기반 디지털 영상 보안 시스템의 설계
보안공학연구지원센터(JSE) 보안공학연구논문지 Vol.8 No.2 2011.04 pp.277-288
※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.
Verilog HDL을 이용한 SDTV용 8bit 색상 보정기의 설계
[Kisti 연계] 대한전자공학회 대한전자공학회 학술대회논문집 2005 pp.801-804
협약을 통해 무료로 제공되는 자료로, 원문이용 방식은 연계기관의 정책을 따르고 있습니다.
Verilog HDL을 이용한 영상 콘트라스트 향상 모듈의 구현
[Kisti 연계] 대한전기학회 대한전기학회 학술대회논문집 2005 pp.3055-3057
협약을 통해 무료로 제공되는 자료로, 원문이용 방식은 연계기관의 정책을 따르고 있습니다.
RC-DBA 알고리즘을 적용한 OLT와 ONU의 Verilog HDL 구현
[Kisti 연계] 한국정보과학회 한국정보과학회 학술대회논문집 2005 pp.610-612
협약을 통해 무료로 제공되는 자료로, 원문이용 방식은 연계기관의 정책을 따르고 있습니다.
GCC2Verilog Compiler Toolset for Complete Translation of C Programming Language into Verilog HDL
[Kisti 연계] 한국전자통신연구원 ETRI journal Vol.33 No.5 2011 pp.731-740
협약을 통해 무료로 제공되는 자료로, 원문이용 방식은 연계기관의 정책을 따르고 있습니다.
Verilog-HDL을 이용한 다중필드 패킷분류 알고리듬의 설계 검증
[Kisti 연계] 대한전기학회 대한전기학회 학술대회논문집 2003 pp.852-855
협약을 통해 무료로 제공되는 자료로, 원문이용 방식은 연계기관의 정책을 따르고 있습니다.
0개의 논문이 장바구니에 담겼습니다.
- 구매 불가 논문
-
