earticle

영어

In this paper, we present the design of AES(Advanced Encryption Standard) crypto-processor based on the composite field S-Box for security CCTV system. In order to reduce area overhead which was problems for implementing the conventional S-Box, the modified S-Box is designed based on composite field Op_GF(22)2. In addition, using the designed S-box the optimized crypto-processor is implemented in FPGA by sharing round transformation with the key scheduler. The proposed AES crypto-processor is coded in Veilog-HDL, and a logic synthesis is also performed through the use of Xilinx ISE 14.7 tool, where FPGA Xilinx xc3s1500L is used as a target device. In order to verify the designed processor, timing simulation is also performed by using simulator, ModelSim 10.4a.

한국어

본 논문에서는 보안성이 강화된 CCTV 시스템을 위한 합성체 S-Box 기반 AES(Advanced Encryption Standard) 암호 프로세서 설계를 제안한다. 여기에서 제안한 방법은 기존의 S-Box 구현시 문제가 되었던 설계 면적 오버헤드(area overhead) 문제를 줄이기 위하여 합성체 Op_GF(22)2 기반의 개선된 S-Box를 설계한다. 또한, 제안한 합성체 S-Box를 이용하여 라운드 변환과정과 키 스케쥴러에 사용되는 S-Box를 공유하도록 설계하므로써 전체 설계 면적의 최적화된 암호 프로세서를 구현한다. 제안된 AES 암호 프로세서는 Verilog-HDL를 사용하여 구조적 모델링을 하였으며, Xilinx사의 ISE 14.7 툴을 이용하여 논리 합성을 수행하였다. 설계 검증을 위해 Modelsim 10.4a 툴을 이용하여 시뮬레이션을 수행하였으며, Xilinx FPGA xc3s1500L를 소자를 사용하여 하드웨어 동작을 검증하였다.