Design of 16-bit Multiplier Using Efficient Recoding Techniques
보안공학연구지원센터(IJHIT) International Journal of Hybrid Information Technology Vol.8 No.10 2015.10 pp.7-14
※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.
Design and Simulation of FFT Processor Using Radix-4 Algorithm Using FPGA
보안공학연구지원센터(IJAST) International Journal of Advanced Science and Technology Vol.61 2013.12 pp.53-62
※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.
Design of Low Power Signed Multiplier Based on EMBR Techniques
보안공학연구지원센터(IJHIT) International Journal of Hybrid Information Technology Vol.8 No.11 2015.11 pp.181-188
※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.
0개의 논문이 장바구니에 담겼습니다.
- 구매 불가 논문
-