earticle

Analysis of Low Frequency Drain Current Model for Silicon Nanowire Gate-All-Around Field Effect Transistor

Awanit Sharma

보안공학연구지원센터(IJHIT) International Journal of Hybrid Information Technology Vol.7 No.3 2014.05 pp.325-336

급수를 이용한 DGMOSFET의 DIBL 특성 분석

한지형, 정학기, 정동수, 이종인, 권오신

[Kisti 연계] 한국정보통신학회 한국정보통신학회 학술대회논문집 2011 pp.709-711

Deep Sub-Half Micron PMOSFETs의 DIBL 특성에 관한 연구

신희갑, 류찬영, 이철인, 서용진, 김태형, 장의구

[Kisti 연계] 한국전기전자재료학회 한국전기전자재료학회 학술대회논문집 1995 pp.232-235

10 nm 이하 저도핑 DGMOSFET의 SPICE용 DIBL 모델

정학기

[Kisti 연계] 한국정보통신학회 한국정보통신학회논문지 Vol.21 No.8 2017 pp.1465-1470

비대칭 이중게이트 MOSFET에서 산화막 두께와 DIBL의 관계

정학기

[Kisti 연계] 한국정보통신학회 한국정보통신학회논문지 Vol.20 No.4 2016 pp.799-804

Analysis on DIBL of DGMOSFET for Device Parameters

Jung, Hak-Kee

[Kisti 연계] 한국정보통신학회 Journal of information and communication convergence engineering Vol.9 No.6 2011 pp.738-742

비대칭 이중게이트 MOSFET에 대한 DIBL의 채널도핑농도 의존성

정학기

[Kisti 연계] 한국정보통신학회 한국정보통신학회논문지 Vol.20 No.4 2016 pp.805-810

채널도핑강도에 대한 DGMOSFET의 DIBL분석

정학기

[Kisti 연계] 한국정보통신학회 한국정보통신학회 학술대회논문집 2011 pp.888-891

비대칭 DGMOSFET의 도핑분포함수에 따른 DIBL

정학기

[Kisti 연계] 한국정보통신학회 한국정보통신학회논문지 Vol.19 No.11 2015 pp.2643-2648

Comparison of Drain-Induced-Barrier-Lowering (DIBL) Effect by Different Drain Engineering

Choi, Byoung-Seon, Choi, Pyung-Ho, Choi, Byoung-Deog

[Kisti 연계] 한국진공학회 한국진공학회 학술대회논문집 2012 pp.342-343

비대칭 DGMOSFET에서 채널길이와 두께 비에 따른 DIBL 의존성 분석

정학기

[Kisti 연계] 한국정보통신학회 한국정보통신학회논문지 Vol.19 No.6 2015 pp.1399-1404

스켈링 이론에 따른 DGMOSFET의 문턱전압 및 DIBL 특성 분석

정학기

[Kisti 연계] 한국정보통신학회 한국정보통신학회논문지 Vol.17 No.1 2013 pp.145-150

채널도핑강도에 대한 이중게이트 MOSFET의 DIBL분석

정학기

[Kisti 연계] 한국정보통신학회 한국정보통신학회논문지 Vol.16 No.3 2012 pp.579-584

나노구조 이중게이트 FinFET의 크기변화에 따른 문턱전압이동 및 DIBL 분석

정학기

[Kisti 연계] 한국해양정보통신학회 한국해양정보통신학회논문지 Vol.11 No.4 2007 pp.760-765