earticle

영어

Semiconductor packaging technology has rapidly evolved to meet demands for enhanced performance, miniaturization, and functional integration. Beginning with 2D wire bonding, it has progressed to flip-chip, wafer-level packaging (WLP), and system-in-package (SiP). More recently, advanced technologies such as 2.5D interposers, 3D through-silicon vias (TSV), and chiplet-based integration are now essential for high-performance, high-density systems. Key research areas include high-density interconnects, thermal management, high-speed signaling, heterogeneous integration, and co-design across chips, packages, and substrates. These technologies are being applied across mobile, AI, autonomous driving, high performance computing (HPC), and the Internet of Things (IoT), where thermal stability, signal integrity, and manufacturing cost remain critical considerations. This study systematically analyzes the classification and evolution of semiconductor packaging technologies and outlines future research directions.

한국어

반도체 패키징 기술은 성능 향상, 소형화, 기능 통합 요구에 따라 빠르게 진화하고 있다. 2D 와이어 본딩에서 출발하여, 플립칩, WLP, SiP 등 다양한 구조로 발전해왔으며, 2.5D 인터포저, 3D TSV, 칩렛 기반 기술은 고성능·고집 적 시스템 구현의 핵심 기술로 주목받고 있다. 고밀도 인터커넥트, 열 방출, 고속 신호 전달, 이종 집적 등이 주요 연 구 분야로 부상하고 있고, 칩–패키지–기판 간 공동 설계(Co-Design)와 고신뢰성 신소재 개발도 병행되고 있다. 패키징 기술은 모바일, AI, 자율주행, HPC, IoT 등 다양한 산업에서 특화되어 적용되고 있으며, 열 안정성, 신호 무결성, 제조 단가 등은 기술 선택과 적용에 중요한 요소이다. 본 연구는 반도체 패키징 기술의 분류와 발전 방향을 체계적으로 고 찰하고 미래 연구 방향을 제시한다.