earticle

영어

Approximate computing is an emerging paradigm in the design of energy-efficient digital systems by exploiting the inherent error resilience of applications, such as image processing, pattern recognition, machine learning. The fixed-width multiplication is one of the method of approximate computing. In this paper, a low-error and low-area fixed-width radix-8 Booth design is proposed. In order to reduce the truncation error that occurs when designing a fixed-length multiplier, a compensation method for the truncation error by probabilistically analyzing the truncated part using radix-8 Booth encoder information is proposed. The proposed method is superior to the existing method by comparing error parameters to determine the performance of the fixed-length multiplier. In addition, as a result of designing the proposed fixed-width multiplier in Verilog and synthesizing it in FPGA, it can be seen that the proposed multiplier occupies about 39% less hardware compared to existing multipliers.

한국어

근사 컴퓨팅(approximate computing)은 영상처리, 패턴인식 및 기계학습과 같은 응용에서 내재적인 오차복원 특성을 활용하여 에너지 효율적인 디지털시스템 설계의 새로운 패러다임이다. 고정길이 곱셈은 근사 컴퓨팅 중 하나의 방법이다. 본 논문에서는 저오차 저면적 radix-8 Booth 고정길이 곱셈기 설계방법을 제안한다. 고정길이 곱셈기 설계시 발생하는 절사오차를 감소시키기 위해 radix-8 Booth 인코더 정보를 활용하여 절사되는 부분의 확률적 추정을 통해 오차를 보상하는 방법을 제안한다. 고정길이 곱셈기의 성능을 판단하는 오차 파라미터의 비교를 통해 제안한 방법이 기존 방법 보다 우수하였다. 또한, 제안한 고정길이 곱셈기를 Verilog로 설계하고 FPGA로 합성하여 비교한 결과, 절사후 고정길이 곱셈기 보다 약 38%의 하드웨어를 적게 사용하였다.