earticle

논문검색

Convergence o Internet, Broadcasting and Communication

완전한 파이프라인 방식의 비순차실행 프로세서의 설계 및 모의실행

원문정보

Design and Simulation for Out-of-Order Execution Processor of a Fully Pipelined Scheme

이종복

피인용수 : 0(자료제공 : 네이버학술정보)

초록

영어

Currently, a multi-core processor is mainly used as a central processing unit of a computer system, and a high-performance out-of-order processor is adopted as each core to maximize system performance. The early out-of-order execution processor with Tomasulo algorithm aimed at floating-point instructions, and it took several cycles to execute by the use of complex structures such as reorder buffer and reservation station. However, in order for the processor to properly utilize out-of-order execution and increase the throughput of instructions, it must operate in a fully pipelined manner. In this paper, a fully pipelined out-of-order processor with speculative execution is designed with VHDL and verified with GHDL. As a result of the simulation, a program composed of ARM instructions is successfully performed.

한국어

현재 컴퓨터 시스템의 중앙처리장치로 멀티코어 프로세서가 주로 이용되고 있으며, 고성능의 비순차실행 프로세 서를 각 코어로 채택하여 시스템의 성능을 극대화할 수 있다. 초기의 토마술로 알고리즘을 적용한 비순차실행 프로세서 는 부동소수점 명령어를 목표로 하였고, 복잡한 구조를 갖는 재배열버퍼와 예약스테이션의 사용 때문에 그 실행에 여러 싸이클이 소요되었다. 그러나, 프로세서가 비순차실행을 제대로 활용하여 명령어의 처리량을 높이기 위해서는 완전한 파이프라인 방식으로 동작해야한다. 본 논문에서는 예측실행 기능이 있는 완전한 파이프라인 방식의 비순차실행 프로세 서를 VHDL로 설계하고, GHDL로 검증하였다. 모의실험 결과, ARM 명령어로 구성된 프로그램에 대한 연산을 성공적으 로 수행할 수 있었다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 파이프라인 방식을 이용하는 비순차실행 마이크로 프로세서의 원리
1. 인출 (fetch)
2. 발행 (issue)
3. 실행 (execute)
4. 메모리 접근 (memory access)
5. 쓰기 (write)
6. 완료 (commit)
III. 파이프라인 방식의 비순차실행 프로세서의 VHDL 설계
IV. 모의실험
V. 결론
References

저자정보

  • 이종복 Jongbok Lee. 정회원, 한성대학교 기계전자공학부

참고문헌

자료제공 : 네이버학술정보

    함께 이용한 논문

      ※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.

      0개의 논문이 장바구니에 담겼습니다.