earticle

논문검색

A Novel Selective Etching Technique for Chip-scale Metal MEMS Integration

목차

ABSTRACT
 1. Introduction
 2. Chip planarization
  2.1. CMOS chip preparation
  2.2. Planartzation process
 3. Etching process
  3.1. Metal masking
  3.2. Vla-hole etching
 4. Conclusion
 Referencess

저자정보

  • Hocheol Lee 한밭대학교 기계공학부 교수
  • Tomas G. Bifano Boston University, Professor

참고문헌

자료제공 : 네이버학술정보

    함께 이용한 논문

      ※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.

      0개의 논문이 장바구니에 담겼습니다.