원문정보
Study On The Signal Radar Plan Position Indicator Scope Of The Data Expressed Scanning System Implemented As An Sticking Image On LCD Display
초록
영어
The display device is an important video information communication system device to connect between human and device. it transfers the information as characters, shapes, images and pattern to enable recognizing by eyes. Theres absolutely needs some key functions and role to quickly display informations. It can analyse a information through a PPI Scope of a cathode-ray tube(CRT) displays information which can perform a role. this research proposed a radar device to display informations as received signal. The radar display researches can apply to fixed function graphics pipeline algorithms of the large capacity type through a vertical blanking interval and buffer swap of display unit. Also, it can be possible to apply to performed algorithms to FPGA logic without high-performance graphics processing unit GPU through synchronization which can implement a display system. In this paper, we improved the affordability and reliability through proposed research. 이So, we have studied the radar display unit which can change a flat display from radar display of CRT radar display.
한국어
디스플레이는 장치는 아날로그 또는 디지털 시스템에서 발생되는 문자, 도형, 영상, 패턴 형태의 정보를 인간의 육안으로 판별 가능하도록 전달함으로써 인간과 기계를 연결시켜주는 중요한 영상정보통신시스템 장치이다. 이러한 장치를 활용해 보여주는 기능이중시되면서 정보를 정확하고 신속하게 표출하기 위한 핵심적인 기능과 역할이 절대적으로 필요하다. 아날로그 시대의 대명사였던브라운관(CRT)에 PPI Scope 주사방식 시스템 신호를 CRT에 표시함으로써, CRT에 표시된 정보를 통해 기계적인 시스템에서 발생된 신호를 인간인 판독할 수 있도록 전달하는 중간 매개체 역할을 통해 정보를 분석하였다. 본 연구는 이와 같이 수신된 신호를정보로 표출하는 레이더 디스플레이 장치에 관한 것으로, 디스플레이 장치의 수직 블랭킹 간격(Vertical blanking interval)과 버퍼스왑(Buffer swap)을 통한, 고정함수 그래픽 파이프라인 고속 대용량 처리형태의 알고리즘을 적용하였다. 발생될 수 있는 오차를 제거하기 위해 FPGA 및 내부 알고리즘, H/W로직을 동기화 처리로 표출정보 끊김 현상을 제거하고, 고속으로 영상정보가 표출될 수있도록 구현함으로써, 별도의 고가 고성능 그래픽 연산장치 GPU 없이 구현된 FPGA 로직에 수행알고리즘을 적용하여 경제성은물론 레이더 정보표출 신뢰성과 성능을 향상시켰다. 이를 통해 기존 아날로그 신호에 따라 동작하는 CRT 레이더 디스플레이를 구비한 레이더 시스템에서 디스플레이를 평면 디스플레이로 교체할 수 있도록 한 레이더 디스플레이 장치에 관한 연구이다.
목차
ABSTRACT
I. 서론
II. 관련 연구
III. FPGA 구현모델
IV. 결과 및 고찰
V. 결론
참고문헌