earticle

논문검색

병렬 출력을 갖는 LFSR 구조를 적용한 HIGHT 프로세서 설계

원문정보

Design of an HIGHT Processor Employing LFSR Architecture Allowing Parallel Outputs

이제훈, 김상춘

피인용수 : 0(자료제공 : 네이버학술정보)

초록

영어

HIGHT is an 64-bit block cipher, which is suitable for low power and ultra-light implementation that are used in the network that needs the consideration of security aspects. This paper presents a key scheduler that employs the presented LFSR and reverse LFSR that can generate four outputs simultaneously. In addition, we construct new key scheduler that generates 4 subkey bytes at a clock since each round block requires 4 subkey bytes at a time. Thus, the entire HIGHT processor can be controlled by single system clock with regular control mechanism. We synthesize the HIGHT processor using the VHDL. From the synthesis results, the logic size of the presented key scheduler can be reduced as 9% compared to the counterpart that is employed in the conventional HIGHT processor.

한국어

HIGHT (HIght security and light weighHT) 암호는 기밀성을 요구하는 네트워크 환경에서 사용할 수 있도록 국내 에서 개발된 저전력 경량화 64비트 블록 암호 알고리즘이다. 본 논문은 키스케쥴러에 사용되는 LFSR 및 역 LFSR의 4 개의 병렬 출력을 허용할 수 있는 구조를 제안하였다. 또한, 각 라운드 연산에 필요한 4개의 서브키를 동일 클럭 사이 클에 생성할 수 있도록 구성하였다. 따라서, 전체 HIGHT 암호 프로세서가 단일 시스템 클럭에 의해 제어할 수 있다. VHDL을 이용하여 회로를 합성한 후, 검증한 결과 제안된 키 스케쥴러의 회로 크기는 기존 키 스케쥴러에 비해 9% 감 소되었다.

목차

요약
 ABSTRACT
 1. 서론
 2. HIGHT 암호 알고리즘
 3. 제안된 키스케쥴러 회로
  3.1 병렬 출력을 갖는 LFSR 알고리즘 및 회로 구성
  3.2 역 LFSR 알고리즘 및 회로 구성
 4. 시뮬레이션 결과 및 성능 분석
 5. 결론
 참고문헌

저자정보

  • 이제훈 Je-Hoon Lee. 강원대학교 전자정보통신공학부
  • 김상춘 Sang-Choon Kim. 강원대학교 전자정보통신공학부

참고문헌

자료제공 : 네이버학술정보

    함께 이용한 논문

      ※ 기관로그인 시 무료 이용이 가능합니다.

      • 4,000원

      0개의 논문이 장바구니에 담겼습니다.