earticle

영어

This paper presents the design and implementation of high-speed cryptoproceesor based on pipeline technique. In this approach, four cipher algorithms of DES/3DES, SEED, and AES are used for data encryption, and a HMAC-SHA-1 algorithm is also used for user authentication. Also, the results of performance comparison are presented for two method of Iterative and pipelined method. The designed cryptosystem was described using Verilog HDL, and it was synthesized for a Xilinx VirtexE FPGA device, using the ISE 6.2i software tools. Also, timing verification of the system is performed by using Mentor Graphics’ ModelSim.

한국어

본 논문에서는 pipeline 기법을 이용한 고속 암호 프로세서의 설계 및 구현에 관하여 기술한다. 암호화를 위한 알고리듬은 DES/3DES, SEED, 그리고 AES를 사용하고 인증을 위한 알고리듬은 HMAC-SHA-1을 이용한다. 또한, 기존 방식 (Iterative 방식)과 제안된 방식 (Pipeline 방식) 에 대한 성능 비교 결과가 제시된다. 제안된 암호 프로세서는 VHDL을 사용하여 구조적 모델링을 행하였으며, Xilinx사의 ISE 6.2i 툴을 이용하여 논리 합성을 수행하였다. 설계 검증을 위해 Modelsim을 이용하여 타이밍 시뮬레이션을 수행하여, 설계된 시스템이 정확히 동작함을 확인하였다.