earticle

논문검색

JIIBC 2013-4-23

멀티코어 디지털 신호처리 프로세서의 성능 연구

원문정보

Performance Study of Multicore Digital Signal Processor Architectures

이종복

피인용수 : 0(자료제공 : 네이버학술정보)

초록

영어

Due to the demand for high speed 3D graphic rendering, video file format conversion, compression, encryption and decryption technologies, the importance of digital signal processor system is growing rapidly. In order to satisfy the real-time constraints, high performance digital signal processor is required. Therefore, as in general purpose computer systems, digital signal processor should be designed as multicore architecture as well. Using UTDSP benchmarks as input, the trace-driven simulation has been performed and analyzed for the 2 to 16-core digital signal processor architectures with the cores from simple RISC to in-order and out-of-order superscalar processors for the various window sizes, extensively.

한국어

최근에 이르러, 고속의 3차원 그래픽 렌더링, 비디오 화일 포맷의 변환, 압축, 암호화 및 암호해독 처리를 위 한 디지털 신호처리 시스템의 성능이 고도화가 요구된다. 현재 범용 컴퓨터 시스템을 구축할 때 성능을 높이기 위하 여 멀티코어 프로세서가 널리 이용되고 있으므로, 디지털 신호처리 프로세서 역시 멀티코어 프로세서 구조를 채택하 여 디지털 신호처리 시스템에서 높은 성능을 얻을 수가 있다. 본 논문에서는 코어의 유형 및 개수가 멀티코어 디지털 신호처리 프로세서의 성능에 미치는 영향을 분석하기 위하여, 2 개에서 16 개로 구성되는 멀티코어 디지털 신호처리 프로세서에 대하여, UTDSP 벤치마크를 입력으로 하는 모의실험을 수행하였다. 이 때, 멀티코어 디지털 신호처리 프 로세서를 구성하는 단위 코어로서, 단순한 RISC형부터 다양한 명령어 윈도우의 크기를 갖는 순차 및 비순차 실행 수 퍼스칼라 코어에 걸쳐 광범위한 모의실험을 수행하여 그 성능을 분석하였다.

목차

요약
 Abstract
 Ⅰ. 서론
 Ⅱ. 멀티코어 디지털 신호처리 프로세서 시스템
  1. 멀티코어 디지털 신호처리 프로세서의 구조
  2. 전역제어부에 의한 태스크의 할당
  3. 멀티코어 디지털 신호처리 프로세서를 구성하는 캐쉬
 Ⅲ. 모의실험 환경
  1. 멀티코어 디지털 신호처리 프로세서 모의실험기
  2. 디지털 신호처리 벤치마크 및 멀티코어 디지털 신호처리 프로세서의 사양
 Ⅳ. 모의실험 결과
  1. 멀티코어 RISC 디지털 신호처리 프로세서 모의실험 결과
  2. 멀티코어 순차 디지털 신호처리 프로세서 모의실험 결과
  3. 멀티코어 비순차 디지털 신호처리 프로세서 모의실험 결과
 Ⅴ. 결론
 References

저자정보

  • 이종복 Jongbok Lee. 정회원, 한성대학교 정보통신공학과

참고문헌

자료제공 : 네이버학술정보

    함께 이용한 논문

      ※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.

      0개의 논문이 장바구니에 담겼습니다.