earticle

논문검색

DDIC 칩의 정전기 보호 소자로 적용되는 GG_EDNMOS 소자의 고전류 특성 및 더블 스냅백 메커니즘 분석

원문정보

High Current Behavior and Double Snapback Mechanism Analysis of Gate Grounded Extended Drain NMOS Device for ESD Protection Device Application of DDIC Chip

양준원, 김형호, 서용진

피인용수 : 0(자료제공 : 네이버학술정보)

초록

영어

In this study, the high current behaviors and double snapback mechanism of gate grounded_extended drain n-type MOSFET(GG_EDNMOS) device were analyzed in order to realize the robust electrostatic discharge(ESD) protection performances of high voltage operating display driver IC(DDIC) chips. Both the transmission line pulse(TLP) data and the thermal incorporated 2-dimensional simulation analysis as a function of ion implant conditions demonstrate a characteristic double snapback phenomenon after triggering of bipolar junction transistor(BJT) operation. Also, the background carrier density is proven to be a critical factor to affect the high current behavior of the GG_EDNMOS devices.

한국어

본 논문에서는 고전압에서 동작하는 DDIC(display driver IC) 칩의 정전기 보호소자로 사용되는 GG_EDNMOS 소자의 고전류 특성 및 더블 스냅백 메커니즘이 분석되었다. 이온주입 조건을 달리하는 매트릭스 조합에 의한 수차례의 2차원 시뮬레이션 및 TLP 특성 데이타를 비교한 결과, BJT 트리거링 후에 더블 스냅백 현상이 나타났으나 웰(well) 및 드리프트(drift) 이온주입 조건을 적절히 조절 함으로써 안정적인 ESD 보호성능을 얻을 수 있었다. 즉, 최적의 백그라운드 캐리어 밀도를 얻는 것이 고전압 동작용 정전기보호소 자의 고전류 특성에 매우 중요한 영향을 주는 임계인자(critical factor)임을 알 수 있었다.

목차

요약
 ABSTRACT
 I. 서론
 Ⅱ. 소자구조 및 분석 방법
  1. 소자 구조
  2. 시뮬레이션 분석 방법
 Ⅲ. 결과 및 고찰
  1. 더블 스냅백 메커니즘
  2. 더블 스냅백에 미치는 BDC의 영향
  3. TLP I-V 특성
  4. 최적의 BDC 결정을 위한 가이드라인 ; 매트릭스 방법론
 Ⅳ. 결론
 참고문헌

저자정보

  • 양준원 Jun-Won Yang. 세한대학교 컴퓨터교육과
  • 김형호 Hyung-Ho Kim. 세한대학교 컴퓨터교육과
  • 서용진 Yong-Jin Seo. 세한대학교 나노정보소재연구소, 정회원

참고문헌

자료제공 : 네이버학술정보

    함께 이용한 논문

      ※ 기관로그인 시 무료 이용이 가능합니다.

      • 4,000원

      0개의 논문이 장바구니에 담겼습니다.