원문정보
A Design of Tx_PLL and SSCG for Display Port in 0.13um CMOS process
피인용수 : 0건 (자료제공 : 네이버학술정보)
목차
Ⅰ. 서론
Ⅱ. 본론
1. Architecture
2. Building Blocks
1) VCO
2) Divider
3) PFD
4) Charge-Pump
5) SSCG
Ⅲ. 실험 결과
Ⅳ. 결론
Acknowledgement
참고문헌
Ⅱ. 본론
1. Architecture
2. Building Blocks
1) VCO
2) Divider
3) PFD
4) Charge-Pump
5) SSCG
Ⅲ. 실험 결과
Ⅳ. 결론
Acknowledgement
참고문헌
저자정보
참고문헌
자료제공 : 네이버학술정보