earticle

영어

Network Coding enhances performance of multi-cast network system, e.g., P2P(Peer-to-Peer) system. The Receivers in the network that use network coding technique have to decode the received messages which are encoded by intermediate nodes as well as sender node. Hence, decoding operations of network coding system are more complex than those of normal network system; therefore, performance of decoding operations have a significant influence on performance of the entire network system. In this paper, we address the issues regarding implementation of FPGA-based acceleration engines of Gaussian eliminations on finite Galois field. We compare the decoding performance on FPGAs with SW based implementations on P-4 processor and ARM embedded processor. The result shows that FPGA implementation outperforms contemporary widespread P-4 processor and ARM processors by 20 and 140 times, respectively. Utilizing the technique introduced in this paper, an efficient network coding system could be realized with a low level of computing resources.

한국어

네트워크의 성능 향상을 위해 제안된 네트워크 코딩은 P2P 시스템과 같은 멀티캐스팅 네트워크의 성능을 향상 시킨다고 알려져 있다. 네트워크 코딩 기법은 발신지와 목적지 사이의 중간 노드들에서 부호화 작업이 이루어지고, 목적지 노드에서는 여러 단계를 거쳐 부호화된 데이터를 전달 받기 때문에 발신 노드가 보낸 실제 정보를 얻기 위해서 복호화 과정을 거쳐야 하므로 복호화 연산의 성능은 전체 네트워크의 성능에 영향을 미치게 된다. 본 연구에서 복호화 과정에 필요한 갈로아 유한체에서의 가우스 소거법 연산을 FPGA(Field Programmable Gate Array)를 이용한 HW기반 가속화 시스템을 구현하였다. 논문에서는 하드웨어 구현에 있어 병렬처리, 파이프라인 데이터 처리 등의 이슈에 대해 논하고, 그 성능을 범용 시스템 상에서 SW로 수행하는 경우와 비교하였다. FPGA를 활용하여 복호화 전용 가속기능을 구현할 경우, Pentium 4 기반의 범용 시스템과 비교해서 20배, ARM기반 임베디드 시스템에 비해서는 140배 이상의 성능향상을 보였으며, 이를 활용할 경우 소규모의 연산 자원을 이용해서 효율적인 네트워크 코딩 시스템을 구현할 수 있을 것으로 기대된다.